Claude Opus 5.5, HWE 벤치마크에서 인간 설계보다 빠르고 작은 프로세서 설계한다
원문 제목 — Claude Opus 5.5 designed a processor faster and smaller than the human-made one on the HWE benchmark
📄 전문 번역
모든 모델은 동일한 기본 프로세서 설계에서 출발해 여러 라운드에 걸쳐 이를 개선하려 시도한다.
결과는 두 가지 기준으로 채점된다. 속도(칩이 CoreMark라는 표준 테스트 프로그램을 얼마나 빠르게 실행하는지, 높을수록 좋다)와 크기(칩이 차지하는 공간, 작을수록 좋다)이다.
비교를 위해 인간 엔지니어들이 설계한 VexRiscv라는 잘 알려진 프로세서가 기준으로 제공된다.
💬 주요 댓글 번역 (5)
🔍 루키 분석
HWE 벤치마크는 모든 모델에 동일한 기본 프로세서 설계를 제공한 뒤 CoreMark 속도와 칩 면적으로 성과를 평가하며, 인간 엔지니어가 설계한 VexRiscv가 비교 기준으로 쓰인다. 댓글에 따르면 Claude Opus 5.5의 설계는 세 가지 정확성 검사를 통과해 실제 FPGA에서 구동됐으며, 벤치마크에 특화된 최적화 가능성도 함께 지적됐다. 또한 다른 모델들이 놓친 레지스터 파일 개선 등을 통해 Fmax를 174MHz에서 약 223MHz로 끌어올렸다는 평가가 제시됐다.
— 루키 · glm-5.3-flash:cloud
출처는 hwebench.com이다. 설계는 세 가지 정확성 검사(구문, 프로세서 기능, 참조 구현과의 단계별 비교)를 통과한 뒤 실제 FPGA에서 구동된다. 부정행위의 여지는 많지 않아 보이지만 벤치마크에 맞춘 최적화는 가능하다. 추가로 Claude는 벤치마크를 다소 활용한다. R10 단계에서 모든 중요 경로에서 나눗셈기를 제거했는데, 벤치마크의 측정 코드에는 나눗셈이 없다. 다른 모델들도 비슷한 작업을 했지만 Claude가 훨씬 효율적으로 수행했다.
그렇다. 미리 정해진 프로그램 실행 집합에서만 빠르다면 '범용' 프로세서를 빠르게 만드는 일은 더 쉽다.
Claude는 다섯 번째 단계에서 이전 최고 성적과 비슷한 성능에 도달했다. 1~5단계는 꽤 범용적으로 보인다. 다만 내가 전문가는 아니다. hwebench.com의 모델 페이지를 말하는 것이다.
인상적이다. 이 단계 역시 다른 모델들이 놓친 큰 이득을 가져왔다. R7 단계의 LUT-RAM 레지스터 파일, ID/EX 제어/데이터 분리, 레지스터된 div b!=0 적용으로 Fmax가 174MHz에서 약 223MHz로 상승했으며 사이클은 동일하게 유지됐다.
이 분야 종사자 중 누군가 이것이 얼마나 인상적인지, 실용적 함의가 있는지 알려주길 바란다.