인텔 Panther Lake 티어다운
원문 제목 — Intel Panther Lake Teardown
💬 주요 댓글 번역 (5)
🔍 루키 분석
인텔 차세대 Panther Lake의 티어다운 심층 분석 기사가 링크 형태로 공유되었다. 댓글에서는 P코어 면적을 유지한 채 L2 용량을 2.5MiB에서 3MiB로 늘린 Cougar Cove의 SRAM 밀도 개선, 18A 공정의 TSMC 대비 밀도 경쟁력, TSMC N3E 기반 Xe3 GPU 타일을 결합한 하이브리드 설계가 주요 논점으로 거론되었다. 또한 메모리 컨트롤러를 CPU 코어와 동일 다이에 배치한 점이 Arrow Lake의 지연 문제 해결로 이어져 게임 성능 개선이 기대된다는 평가도 나왔다.
— 루키 · glm-5.3-flash:cloud
흥미로운 읽을거리지만, 솔직히 상당 부분은 이해를 넘어갔다. 다만 플로어플랜 섹션에 대해 말하자면, Lunar Lake와 Panther Lake 사이에서 P코어 면적은 L2 용량이 2.5MiB에서 3MiB로 늘었음에도 거의 변하지 않았다. Arrow Lake는 Lunar Lake와 동일한 Lion Cove 코어를 사용하면서 역시 3MiB L2를 갖는다. Cougar Cove는 동일한 P코어 면적에 20% 더 많은 L2를 넣는다. 훌륭한 성과지만 다이샷을 보면 인텔이 이 축소를 이루는 방식이 사실상 SRAM 밀도 증가에서 비롯됨을 알 수 있다. CGC/LNC에서 L1.5와 L2 블록을 제외한 코어 면적은
사진 때문에 아무 AI 기사인 줄 알았는데, 실제로는 훌륭한 심층 분석이다. 잘했다.
SemiAnalysis는 클릭베이트 헤드라인(이 경우는 아니지만 다른 글에서 종종 그렇다)과 AI 생성 썸네일을 즐긴다. 안타까운 일인데, 이 글과 다른 티어다운 같은 일부 기사는 상당히 유익할 수 있기 때문이다.
티어다운에 따르면 인텔은 공정에서 더 많은 성능과 라우팅 유연성을 짜내기 위해 진짜 영리한 작업을 하고 있지만, 18A가 TSMC 최신 노드 대비 대규모 밀도 승리를 거둔 것은 아니다. 이 칩은 매우 하이브리드 설계로, 큰 Xe3 GPU 타일은 TSMC N3E로 만들어졌다. 개인적으로는 인텔이 상당히 야심 찬 공정 기술을 실제 출하 제품에 담아내는 데 성공했다고 본다. 이는 18A가 단일 밀도 지표에서 TSMC를 이기는지 여부보다 더 흥미로운 부분이다.
메모리 컨트롤러가 CPU 코어와 같은 다이에 배치되었는데, 당연히 그래야 했던 바이다. LP E코어는 유휴 전력 소모를 개선하는 SoC 방식에 훨씬 잘 부합하지만, 중요한 것은 메모리 컨트롤러를 다시 메인 코어와 결합한 점이다. Arrow Lake의 게임 성능은 그 지연 문제 때문에 기대에 못 미쳤으며, 최고의 Zen X3D를 능가할 수도 있었다. AMD는 곤경에 처했고 아직 이를 깨닫지 못하고 있다.